校正图案布图错误的方法、制造光掩模和形成图案的方法

对相关申请的交叉引用

该申请要求于2021年12月16日在韩国知识产权局提交的第10-2021-0180377号韩国专利申请的优先权，其公开内容通过引用被整体结合于此。

技术领域

本公开的示例实施例涉及一种校正图案的布图的错误的方法、一种使用该方法制造光掩模(photomask)的方法以及一种使用该方法形成图案的方法。

背景技术

集成电路布图是集成电路在平面几何形状方面的表示，其与构成集成电路组件的金属、氧化物或半导体层的图案相对应。几何形状通常是线性形状。

可以检查具有这些线性形状中的一个的目标图案的长度和宽度的大小，并且可以通过基于大小检查执行光学邻近校正(OPC)来校正目标图案的布图。然后可以基于目标图案的校正布图来制造光掩模。

然而，当几何形状是弯曲形状时，在执行OPC之后，目标图案的布图和在光掩模中绘制的布图之间的临界尺寸(CD)错误或重叠错误可能仍然存在。

发明内容

至少一个示例实施例提供了一种校正图案的布图的错误的增强方法。

至少一个示例实施例提供了一种制造光掩模的增强方法。

至少一个示例实施例提供了一种形成图案的增强方法。

根据本发明构思的示例实施例，提供了一种校正图案的布图的错误的方法。在该方法中，设计目标图案的布图。检查目标图案的布图与基于目标图案的布图制造的光掩模中的真实图案的布图之间的错误。分别在目标图案的布图的轮廓中的多个点处生成EPE向量。分别计算每个生成的EPE向量在水平和垂直方向上的水平和垂直元素。基于所计算的EPE向量的水平和垂直元素，计算目标图案的布图在每个方向上的偏移代表值。基于偏移代表值校正目标图案的布图。

根据本发明构思的示例实施例，提供了一种制造光掩模的方法。在该方法中，设计图案的布图。对布图执行OPC以生成图案的第一校正布图。基于图案的第一校正布图制造光掩模。检查图案的第一校正布图与第一光掩模中真实图案的布图之间的错误。基于检查的结果校正图案的第一校正布图以生成第二校正布图。基于图案的第二校正布图制造第二光掩模。校正包括：分别在图案的第一校正布图的轮廓中的多个点处生成EPE向量；分别计算每个生成的EPE向量在水平和垂直方向上的水平和垂直元素；基于所计算的EPE向量的水平和垂直元素，计算图案的布图在每个方向上的偏移代表值；以及基于偏移代表值校正第一校正布图。

根据本发明构思的示例实施例，提供了一种形成图案的方法。在该方法中，设计图案的布图。对布图执行OPC以生成第一校正布图。基于图案的第一校正布图制造第一光掩模。检查图案的第一校正布图与基于图案的第一校正布图制造的第一光掩模中的真实图案的布图之间的错误。使用检查结果来校正图案的第一校正布图，以生成第二校正布图。基于图案的第二校正布图制造第二光掩模。使用第二光掩模图案化基板上的蚀刻对象层，以在基板上形成图案。校正包括：分别在图案的第一校正布图的轮廓中的多个点处生成EPE向量；分别计算每个生成的EPE向量在水平和垂直方向上的水平和垂直元素；基于EPE向量的计算的水平和垂直元素来计算图案布图在每个方向上的偏移代表值；以及基于偏移代表值来校正图案的第一校正布图。

在根据至少一个实施例的校正图案布图错误的方法中，不仅可以精确校正具有线性形状的图案布图，而且可以精确校正具有弯曲形状的图案布图。

附图说明

图1是图示根据示例实施例的校正目标图案的布图和真实图案的布图之间的错误的方法的流程图。

图2至图7是图示根据示例实施例的错误校正方法的平面图。

图8是图示根据示例实施例的制造光掩模的方法的流程图。

图9是图示根据示例实施例的校正图案的布图的错误的方法的流程图。

图10是图示根据示例实施例的形成图案的方法的流程图。

图11和图12是图示根据示例实施例的图10的方法的截面图。

图13至图31是图示根据示例实施例的制造半导体设备的方法的平面图和截面图。

具体实施方式

参考附图，根据以下详细描述，将容易理解根据示例实施例的栅结构及其形成方法、包括栅结构的半导体设备及其制造方法的上述和其他方面和特征。将会理解，尽管术语“第一”、“第二”和/或“第三”在本文中可以用于描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一区域、层或部分区分开来。因此，下面讨论的第一元件、部件、区域、层或部分可以被称为第二或第三元件、部件、区域、层或部分，而不脱离本发明的概念。

可以通过以下来形成晶片上的图案：在晶片上形成蚀刻对象层，在蚀刻对象层上形成光刻胶层，图案化光刻胶层以形成光刻胶图案，以及使用光刻胶图案作为蚀刻掩模蚀刻蚀刻对象层。蚀刻掩模层可以进一步形成在蚀刻对象层和光刻胶层之间。在这种情况下，可以使用光刻胶图案蚀刻蚀刻掩模层以形成蚀刻掩模，并且可以使用蚀刻掩模蚀刻蚀刻对象层。

通过图案化光刻胶层来形成光刻胶图案可以通过以下步骤来执行：在光刻胶层上放置光掩模(例如，在其上绘制给定图案的布图的标线)，执行其中从光源发射光以穿透光掩模的曝光过程，以及执行去除光刻胶层由光曝光或未曝光的部分的显影过程，使得给定图案的布图可以被转印到光刻胶层。

例如，光源可以是使用KrF或ArF或深紫外(DUV)装备的极紫外(EUV)装备。通过使用EUV装备，可以形成具有微小间距或弯曲形状的图案。

当形成在晶片上的图案的大小减小时，在曝光过程期间，由于相邻图案的影响，可能会发生光学邻近效应(OPE)。光学邻近校正(OPC)可以被执行以解决OPE，在该光学邻近校正(OPC)中，校正在诸如标线的光掩模中绘制的图案的布图。

OPC可以在晶片上以芯片为单位在芯片级执行，或在曝光装备中以一次照射覆盖的多个芯片为单位在照射级执行。OPC可以通过向图案的布图添加锤头或衬线来执行，以便解决在曝光过程期间可能在每个图案的拐角处发生的拐角倒圆。

由于蚀刻过程的特性或蚀刻过程中的未对齐，通过使用光刻胶图案作为蚀刻掩模蚀刻蚀刻对象层而形成的图案的布图可能与光刻胶图案的布图不完全相同。因此，考虑到蚀刻过程的特性或过程余量，应该校正光刻胶图案的布图，使得晶片上的最终图案可以具有期望的布图。

在曝光过程中使用的光掩模可以通过设计目标图案的布图、执行OPC以校正设计的目标图案的布图、以及绘制或形成具有校正布图的目标图案来制造。然而，在光掩模中绘制或形成的真实图案的布图与目标图案的布图之间可能出现临界尺寸(CD)错误或重叠错误。因此，需要纠正上述错误。

如果图案具有仅包括直线的形状，则可以通过校正图案的长度和宽度的大小以及重叠错误来执行错误的校正。然而，如果图案具有包括曲线的形状，则通过上述校正可能不能进行精确的错误校正。测量目标图案的布图与绘制在光掩模中的真实图案的布图之间的错误，并且执行在目标图案的布图的校正中使用测量的错误的方法，以制造包括具有期望布图的图案的光掩模。

在下文中，具体描述校正图案的布图的错误的方法、使用该方法制造光掩模的方法以及使用该方法形成图案的方法。

图1是图示校正目标图案的布图与真实图案的布图之间的错误的方法的流程图，并且图2至图7是示出错误校正方法的平面图。

参照图1和图2，在步骤S110中，设计了期望绘制在光掩模中的目标图案10的布图。

光掩模可以根据目标图案10的设计布图被最初制造，以生成在制造的光掩模中形成的真实图案20的布图。因此，目标图案10是预期的，而真实图案20是实际制造的。

在步骤S120中，将目标图案10的布图与真实图案20的布图相互比较，以检查诸如CD错误或重叠错误的错误。例如，如果真实图案20具有与目标图案10相同的形状，并且在相同的位置覆盖目标图案10，则不会有错误。当真实图案20的形状与目标图案10不同时，可能存在CD错误。当真实图案20的位置与目标图案10的位置不同时，可能存在重叠错误。

在步骤S130中，在目标图案10的布图的轮廓的多个所选择的点中的每个点处生成边缘位置错误(EPE)向量。

在示例实施例中，可以在目标图案10的布图的轮廓中选择彼此间隔给定距离的多个点，以生成所选择的点，并且可以在多个点中的每个点处生成EPE向量。

在示例实施例中，EPE向量与垂直于每个点的切线的法向量成比例。在示例实施例中，EPE向量的方向可以是平行于法向量的相反方向。例如，EPE向量的方向可以是从目标图案10的布图到真实图案20的布图的方向。可替代地，EPE向量的方向可以被定义为从真实图案20的布图到目标图案10的布图的方向。在下文中，EPE向量的方向被定义为前者。

EPE向量的幅度可以被定义为在每个点从目标图案10的布图到真实图案20的布图的距离。

同样，EPE向量可以在目标图案10的布图轮廓中所选择的多个点中的每个点处定义。图2示出了第一、第二、第三和第四点11、12、13和14。

参考图1和图3，在步骤S140，计算每个EPE向量的水平元素和垂直元素。

在示例实施例中，每个EPE向量的水平元素的幅度是从EPE向量的幅度乘以EPE向量与水平方向之间的角度的余弦来计算的。另外，每个EPE向量的水平元素的方向可以被定义为包括在水平方向中的相反方向中的一个，其可以相对于每个EPE向量的方向具有锐角。

同样，每个EPE向量的垂直元素的幅度可以从EPE向量的幅度乘以EPE向量与垂直方向之间的角度的余弦或者EPE向量的幅度乘以EPE向量与水平方向之间的角度的正弦来计算。另外，每个EPE向量的垂直元素的方向可以被定义为包括在垂直方向中的相反方向中的一个，其可以相对于每个EPE向量的方向具有锐角。

图3示出在第一至第四点11、12、13和14处定义的每个EPE向量的水平元素和垂直元素。

也就是说，如果第一点11处的第一EPE向量具有第一长度L1的幅度，并且相对于水平方向形成角度θ1，则第一EPE向量的水平分量的幅度是L1cos(θ1)，并且第一EPE向量的水平分量的方向是右方向(例如，+x方向)。另外，第一EPE向量的垂直元素的幅度是L1sin(θ1)，并且第一EPE向量的垂直元素的方向是上方向(例如，+y方向)。第一EPE向量位于第一象限中，因此可以被分为右方向和上方向。

如果第二点12处的第二EPE向量具有第二长度L2的幅度，并且相对于水平方向形成角度θ2，则第二EPE向量的水平分量的幅度是L2cos(θ2)，并且第二EPE向量的水平分量的方向是右方向。另外，第二EPE向量的垂直元素的幅度是L2sin(θ2)，并且第二EPE向量的垂直元素的方向是下方向。第二EPE向量位于第二象限中，因此可以被分为右方向和下方向。

如果第三点13处的第三EPE向量具有第三长度L3的幅度，并且相对于水平方向形成角度θ3，则第三EPE向量的水平分量的幅度是L3cos(θ3)，并且第三EPE向量的水平分量的方向是左方向(例如，-x方向)。另外，第三EPE向量的垂直元素的幅度是L3sin(θ3)，并且第三EPE向量的垂直元素的方向是下方向(例如，-y方向)。第三EPE向量位于第三象限中，因此可以被分为左方向和下方向。

如果第四点14处的第四EPE向量具有第四长度L4的幅度，并且相对于水平方向形成角度θ4，则第四EPE向量的水平分量的幅度是L4cos(θ4)，并且第四EPE向量的水平分量的方向是左方向。另外，第四EPE向量的垂直元素的幅度是L4sin(θ4)，并且第四EPE向量的垂直元素的方向是上方向。第四EPE向量位于第四象限，因此可以被分为左方向和上方向。

在步骤S150中，在目标图案10的布图的每个方向上计算偏移代表值。

在示例实施例中，目标图案10的布图包括四个方向，即，右方向、上方向、右方向和下方向。

因此，每个方向上的偏移代表值可以被定义为目标图案10的布图的轮廓中在所选择的点处的EPE向量在每个方向上的平均值。

也就是说，在目标图案10的布图的右方向上的偏移代表值可以被定义为诸如第一EPE和第二EPE向量的、位于第一象限或第二象限中的EPE向量中的第一多个向量的幅度之和除以EPE向量中的第一多个向量的数量。例如，可以通过将右方向上的水平元素相加以生成第一和并将第一和除以右方向上的水平元素的数量来生成右方向上的偏移代表值。在目标图案10的布图的下方向上的偏移代表值可以被定义为诸如第二和第三EPE向量的、位于第二象限或第三象限中的EPE向量中的第二多个向量的幅度之和除以EPE向量中的第二多个向量的数量。例如，可以通过将下方向上的垂直元素相加以生成第二和并将第二和除以下方向上的垂直元素的数量来生成下方向上的偏移代表值。在目标图案10的布图的左方向上的偏移代表值可以被定义为诸如第三和第四EPE向量的位于第三象限或第四象限中的EPE向量中的第三多个向量的幅度之和除以EPE向量中的第三多个向量的数量。例如，可以通过将左方向上的水平元素相加以生成第三和并将第三和除以左方向上的水平元素的数量来生成左方向上的偏移代表值。在目标图案10的布图的上方向上的偏移代表值可以被定义为诸如第四和第一EPE向量的位于第四象限或第一象限中的EPE向量的第四多个向量的幅度之和除以EPE向量的第四多个向量的数量。例如，可以通过将上方向上的垂直元素相加以生成第四和并将第四和除以上方向上的垂直元素的数量来生成上方向上的偏移代表值。

参照图1，在步骤S160中，基于在步骤S150中计算的偏移代表值来校正目标图案10的布图。

也就是说，目标图案10的布图可以在相反的方向上移位每个方向上的偏移代表值。如上所述，如果每个EPE向量的方向被定义为从目标图案10的布图朝向首先制造的光掩模中的真实图案20的布图的方向，则目标图案10的布图可以向与EPE向量的方向相反的方向移位每个方向上的偏移代表值。

可替代地，如果每个EPE向量的方向被定义为从真实图案20的布图朝向目标图案10的布图的方向，则目标图案10的布图可以向与EPE向量的方向相同的方向移位每个方向上的偏移代表值。

在示例实施例中，基于偏移代表值对目标图案10的布图的校正可以在四个方向中按顺序依次执行，并且可以仅校正目标图案10的布图在每个方向上的对应部分。

例如，四个方向可以包括向右方向、上方向、左方向和下方向，并且分别与上述方向相对应的目标图案10的布图的部分可以被顺序地校正。然而，本发明概念不限于此，并且根据四个方向的校正的顺序可以改变。例如，右方向的偏移代表值可以是在左方向上移位目标图案的布图的第一距离，左方向的偏移代表值可以是在右方向上移位目标图案的布图的第二距离，上方向的偏移代表值可以是在下方向上移位目标图案的布图的第三距离，并且下方向的偏移代表值可以是在上方向上移位目标图案的布图的第四距离。

在下文中，参照图4至图7图示基于偏移代表值校正目标图案10的布图的方法的实施例。

参照图4，目标图案10的布图的右部可以沿左方向移位右方向上的偏移代表值，从而可以形成第一校正图案30的布图。

参照图5，第一校正图案30的布图的上部可以沿下方向移位上方向上的偏移代表值，从而可以形成第二校正图案40的布图。

参考图6，第二校正图案40的布图的左部可以沿右方向移位左方向上的偏移代表值，从而可以形成第三校正图案50的布图。

参照图7，第三校正图案50的布图的下部可以沿上方向上移位下方向上的偏移代表值，从而可以形成最终图案60的布图。

光掩模可以根据由上述方法形成的最终图案60的布图被最终制造，并且在制造的光掩模中绘制的真实图案的布图可以类似于目标图案10的最初设计布图。例如，最终图案60可以与最初预期的目标图案10相同或相似。

如上所述，目标图案10的布图与真实图案20的布图之间的错误的校正可以通过以下来执行：在目标图案10的布图的轮廓中选择点，在所选择的点上分别生成EPE向量，计算EPE向量的每个方向上的元素，确定每个方向上的偏移代表值(例如，每个方向上的EPE向量的平均值)，以及使用偏移代表值校正目标图案10的布图。因此，当与仅基于长度和宽度的大小的错误校正相比时，可以更精确地校正错误。此外，可以调整布图轮廓中的点数相对于目标图案10的点数，从而可以控制错误校正的精度。

图8是图示根据示例实施例的制造光掩模的方法的流程图，并且图9是图示根据示例实施例的校正图案的布图的错误的方法的流程图。该方法可以基于校正目标图案的布图与真实图案的布图之间的错误的方法，因此本文省略对其的重复解释。

参照图8，在步骤S210中，设计图案的布图，这可以与步骤S110中设计目标图案的布图相对应。

在步骤S220中，执行OPC，从而首先校正图案的布图。

在步骤S230中，基于图案的第一次校正的布图制造光掩模。

在步骤S240中，将图案的第一次校正的布图和在第一次制造的光掩模中绘制的图案的布图相互比较，从而检查错误，这可以与在步骤S120中通过比较目标图案的布图与真实图案的布图的错误检查相对应。例如，步骤S240中的错误检查可以包括图1的步骤S130-S150，以基于比较在每个方向生成偏移值。

在步骤S250中，图案的第一次校正的布图被第二次校正，这可以参考图9来说明。例如，第二校正可以包括根据偏移值在多个方向上移位图案的第一次校正的布图。

参照图9，在步骤S310中，在图案的第一次校正的布图的轮廓中的相应点处生成EPE向量，这可以与步骤S130相对应。

在步骤S320中，计算相应点处的EPE向量的水平和垂直元素，这可以与步骤S140相对应。

在步骤S330中，在图案的第一次校正的布图的每个方向上计算偏移代表值，这可以与步骤S140相对应。

在步骤S340中，基于计算的偏移代表值对图案的第一次校正的布图进行第二次校正，这可以与步骤S150相对应。

在实施例中，步骤250通过执行图9的步骤来实现。

返回参考图8，在步骤S260中，可以对图案的第二次校正的布图执行掩模规则检查(MRC)。如果图案的第二次校正的布图通过MRC，则可以执行下一步骤，而如果图案的第二次校正的布图没有通过MRC，则可以再次执行步骤S340。

在步骤S270中，可以基于图案的第二次校正的布图来请求或执行光掩模的最终制造。

也就是说，初始设计的图案的布图可以被第一次和第二次校正以生成设计数据，该设计数据可以被转发到下一步骤以最终制造真实的光掩模。

在实施例中，在执行步骤S230以基于图案的第一次校正的布图来第一次制造光掩模之前，可以基于第二次校正具有与上述图案基本相同形状的图案的第一次校正的布图的数据来第三次校正图案的第一次校正的布图。

也就是说，如果通过执行设计、错误检查和错误校正来存储关于具有与当前图案的布图相同的形状的图案的错误校正的数据，则在第一次制造光掩模之前，可以使用该数据来执行额外的错误校正，使得在光掩模中绘制的真实图案的布图可以更接近于期望图案的布图。

图10是图示根据示例实施例的形成图案的方法的流程图，并且图11和图12是图示该方法的截面图。该方法可以基于参照图8和图9所示的制造光掩模的方法，因此本文省略了对其的重复说明。

参照图10，在步骤410中，设计图案的布图。

在步骤S420中，执行OPC以第一次校正图案的布图。

在步骤S430中，基于图案的第一次校正的布图制造光掩模。

在步骤S440中，将图案的第一次校正的布图与在第一次制造的光掩模中绘制的真实图案的布图相互比较，以检查错误。该检查可以包括确定图案的第一次校正的布图与在四个不同方向上绘制的真实图案布图之间的第一偏移值。

在步骤S450中，错误被校正以第二次校正图案的布图。例如，可以通过根据第一偏移值移位图案的第一次校正的布图来执行第二次校正。

在步骤S460中，对图案的第二次校正的布图执行MRC。

在步骤S470中，基于图案的第二次校正的布图，最终制造光掩模。

参照图11，在步骤S480中，可以使用最终制造的光掩模90来图案化蚀刻对象层70，从而可以形成具有期望形状的图案。

也就是说，蚀刻对象层70和光刻胶层80可以被顺序地形成在基板100上，并且可以使用光掩模90在光刻胶层80上执行曝光过程和显影过程。

参照图12，光刻胶层80可以通过显影过程转变成具有期望布图的光刻胶图案85，并且可以使用光刻胶图案85作为蚀刻掩模来蚀刻布置在基板100上的蚀刻对象层70，以形成具有期望布图的图案75。光刻胶图案85可以被去除。

图13至图31是图示根据示例实施例的制造半导体设备的方法的平面图和截面图。特别地，图13、图15、图17、图20、图24和图30是平面图，并且图14、图16、图18-图19、图21-图23、图25-图29和图31是截面图。

图15、图17、图20、图24和图30是区域X的放大平面图，并且图14、图16、图18-图19、图21-图23、图25-图29和图31中的每一个包括沿着对应平面图的线A-A’和B-B’截取的横截面。

该方法可以使用参照图1至图12图示的校正图案的布图的方法、使用该方法制造光掩模的方法以及使用该方法形成图案的方法来执行，因此本文省略对其的重复说明。在下文中，上述方法可以应用于有源图案105的形成，然而，本发明构思不限于此，并且可以应用于其他结构的形成。

在下文中，在说明书中(并且不一定在权利要求中)，基本上平行于基板的上表面并且基本上彼此垂直的两个方向可以分别被称为第一方向和第二方向，并且基本上平行于基板的上表面并且相对于第一方向和第二方向具有锐角的方向可以被称为第三方向。

参照图13和图14，可以执行与参照图11和图12所示的过程基本相同或相似的过程。

因此，光刻胶层80可以被形成在基板100上，并且可以使用光掩模90在光刻胶层80上执行曝光过程和显影过程以形成光刻胶图案85。使用光刻胶图案85作为蚀刻掩模的基板100的上部可以用于形成有源图案105。

基板100可以包括硅、锗、硅锗或III-Ⅴ族化合物半导体，诸如GaP、GaAs或GaSb。在示例实施例中，基板100可以是绝缘体上硅(SOI)基板或绝缘体上锗(GOI)基板。

隔离图案110可以被形成在有源图案105的侧壁上。

参照图15和图16，杂质可以被注入到基板100的上部以形成杂质区，并且有源图案105和隔离图案110可以被部分蚀刻以形成在第一方向上延伸的第一凹陷。

栅结构160可以形成在第一凹槽中。栅结构160可以包括布置在由第一凹陷暴露的有源图案105的表面上的栅绝缘图案130、填充第一凹陷的下部的栅电极140、以及布置在栅电极140上并填充第一凹陷的上部的栅掩模150。栅结构160可以在第一方向上延伸，并且多个栅结构160可以在第二方向上彼此间隔。

栅绝缘层130可以通过热氧化由第一凹陷暴露的有源图案105的表面来形成。

参照图17和图18，绝缘层结构200可以被形成在有源图案105和隔离图案110上。

在示例实施例中，绝缘层结构200可以包括顺序堆叠的第一、第二和第三绝缘层170、180和190。第一绝缘层170和第三绝缘层190中的每一个可以包括氧化物(例如，氧化硅)，并且第二绝缘层180可以包括氮化物(例如，氮化硅)。

第一导电层210和第一掩模220可以顺序堆叠在绝缘层结构200上，并且可以使用第一掩模220作为蚀刻掩模来蚀刻第一导电层210和绝缘层结构200，以形成暴露有源图案105的第一开口230。

第一导电层210可以包括(例如，掺杂多晶硅)，并且第一掩模220可以包括氮化物(例如，氮化硅)。

在蚀刻过程期间，由第一开口230暴露的有源图案105的上部、与其相邻的隔离图案110的上部以及栅掩模150的上部也可以被蚀刻以形成第二凹陷。也就是说，第一开口230的底部可以被称为第二凹陷。

在示例实施例中，第一开口230可以暴露在第三方向上延伸的每个有源图案105的中央上表面，并且多个第一开口230可以在第一和第二方向上形成。

第二导电层240可以被形成以填充第一开口230。

在示例实施例中，第二导电层240可以通过形成布置在有源图案105、隔离图案110、栅掩模150和第一掩模220上以填充第一开口230的初步第二导电层，并去除初步第二导电层的上部来形成。例如，该上部可以通过化学机械抛光(CMP)过程和/或回蚀过程去除。

在示例实施例中，多个第二导电层240在第一和第二方向上彼此间隔。作为示例，第二导电层240可以包括掺杂多晶硅，并且因此，在一些情况下，可以与第一导电层210合并。

参照图19，在去除第一掩模220之后，第三导电层250、阻挡层270、第一金属层280可以被顺序堆叠在第一和第二导电层210和240上。

在示例实施例中，第三导电层250可以包括与第一和第二导电层210和240基本相同的材料。也就是说，第三导电层250可以包括掺杂多晶硅，因此，在一些情况下，可以与第一和第二导电层210和240合并。阻挡层270可以包括金属氮化物(例如，氮化钛、氮化钽、氮化钨等)。第一金属层280可以包括金属(例如，钨、钛、钽等)。

盖层290可以被形成在第一金属层280上。盖层290可以包括诸如氮化硅的氮化物。

参照图20和图21，覆盖层290可以被部分蚀刻以形成第一覆盖图案295，并且可以使用第一覆盖图案295作为蚀刻掩模来顺序蚀刻第一金属层280、阻挡层270、第三导电层250、第一导电层210和第二导电层240以及第三绝缘层190。

在示例实施例中，第一覆盖图案295可以在第二方向上延伸，并且多个第一覆盖图案295可以在第一方向上彼此间隔。通过蚀刻过程，顺序堆叠的第二导电图案245、第三导电图案255、阻挡图案275、金属图案285和第一覆盖图案295可以形成在第一开口230中的有源图案105、隔离图案110和栅掩模150上，并且顺序堆叠的第三绝缘图案195、第一导电图案215、第三导电图案255、阻挡图案275、金属图案285和第一覆盖图案295可以形成在第一开口230外侧的绝缘层结构200的第二绝缘层180上。

如上所示，第一至第三导电层210、240和240可以彼此合并，因此第二和第三导电图案245和255以及第一和第三导电图案215和255每个可以形成导电结构265。在下文中，顺序堆叠的导电结构265、阻挡图案275、金属图案285和第一覆盖图案295可以被称为位线结构305。

在示例实施例中，位线结构305可以在第二方向上延伸，并且多个位线结构305可以在第一方向上彼此间隔。

第二开口705可以形成在第一方向上的相邻位线结构305之间，以在第二方向上延伸，并且可以暴露第二绝缘层180的上表面以连接到第一开口230。

参考图22，第一间隔层可以形成在由第一开口230暴露的有源图案105、隔离图案110和栅掩模150的上表面、第一开口230的侧壁和第二绝缘层180上，以覆盖位线结构305，并且第四和第五绝缘层可以顺序形成在第一间隔层上。

第一间隔层还可以覆盖第二绝缘层180上的位线结构305的一部分的下方的第三绝缘图案195的侧壁，并且第五绝缘层可以填充第一开口230的剩余部分。

第四和第五绝缘层可以通过蚀刻过程蚀刻。在示例实施例中，可以通过湿蚀刻过程来执行蚀刻过程，并且可以去除除了第一开口230中的第四和第五绝缘层的部分之外的第四和第五绝缘层的其他部分。因此，第一间隔层的表面的大部分，即，除了第一间隔层在第一开口230中的部分之外的第一间隔层的其他部分可以被暴露，并且保留在第一开口230中的第四和第五绝缘层的部分可以分别形成第四和第五绝缘图案320和330。

第二间隔层可以形成在第一开口230中的第一间隔层的暴露表面以及第四和第五绝缘图案320和330上，并且可以被各向异性地蚀刻以在第一间隔层以及第四和第五绝缘图案320和330的表面上形成第二间隔层340，以覆盖位线结构305的侧壁。第二间隔层340可以包括诸如氧化硅的氧化物。

干蚀刻过程可以使用第一覆盖图案295和第二间隔物340作为蚀刻掩模来执行，以形成暴露有源图案105的上表面的第三开口350，并且隔离图案110和栅掩模150的上表面也可以由第三开口350暴露。

通过干蚀刻过程，第一覆盖图案295和第二绝缘层180的上表面上的第一间隔层的一部分可以被去除，因此可以形成第一间隔物315以覆盖位线结构305的侧壁。第一间隔物315可以包括诸如氮化硅的氮化物。此外，在干蚀刻过程期间，第一绝缘层170和第二绝缘层180可以被部分去除，并且第一绝缘图案175和第二绝缘图案185可以保留在位线结构305下方。顺序堆叠在位线结构305下的第一至第三绝缘图案175、185和195可以形成绝缘图案结构。

参考图23，第三间隔层可以被形成在第一覆盖图案295的上表面、第二间隔物340的外侧壁、第四绝缘图案320和第五绝缘图案330的部分上表面以及由第三开口350暴露的有源图案105、隔离图案110和栅掩模150的上表面上，并且可以被各向异性地蚀刻以形成覆盖位线结构305的侧壁的第三间隔物375。第三间隔物375可以包括氮化物，例如氮化硅。

沿基本平行于基板100的上表面的水平方向顺序堆叠在位线结构305的侧壁上的第一至第三间隔物315、340和375可以被称为初级间隔物结构。

有源图案105的上部可以被蚀刻以形成连接到第三开口350的第三凹陷390。

下接触插塞层可以被形成以填充第三开口350和第三凹陷390。作为示例，下接触栓塞层可以包括掺杂多晶硅。

下接触插塞层可以被平坦化，直到第一覆盖图案295的上表面被暴露，以在位线结构305之间形成下接触插塞405。

在示例实施例中，下接触插塞405可以在第二方向上延伸，并且多个下接触插塞405可以在第一方向上彼此间隔。

参照图24和图25，具有在第二方向上彼此间隔的多个第四开口的第二掩模可以在第一覆盖图案295和下接触插塞405上形成，每个第四开口可以在第一方向上延伸，并且可以使用第二掩模作为蚀刻掩模来蚀刻下接触插塞405。

在示例实施例中，每个第四开口可以在垂直方向上与栅结构160重叠。通过蚀刻过程，暴露第一栅结构160的栅掩模150的上表面的第五开口可以形成在位线结构305之间。

在去除第二掩模之后，第二覆盖图案410可以被形成以填充第五开口。第二覆盖图案410可以包括诸如氮化硅的氮化物。在示例实施例中，多个第二覆盖图案410可以在第一方向相上邻的位线结构305之间在第二方向上彼此间隔。

因此，在位线结构305之间在第二方向上延伸的下接触插塞405可以被第二覆盖图案410分成在第二方向上彼此间隔的多个部分。

参照图26，下接触插塞405的上部可以被去除。

在示例实施例中，下接触插塞405的上部可以通过回蚀过程去除。随着下接触插塞405的上部被去除，位线结构305的侧壁上的初步间隔物结构的上部可以被暴露，并且暴露的初步间隔物结构的第二和第三间隔物340和375的上部可以被去除。

下接触插塞475的上部可以通过例如回蚀过程被去除。因此，下接触插塞405的上表面可以低于第二和第三间隔物340和375的最上表面。

第四间隔层可以形成在位线结构305、初级间隔物结构、第二覆盖图案410和下接触插塞405上，并且可以被各向异性地蚀刻以形成第四间隔物425，第四间隔物425覆盖位线结构305的第一方向上的每个相对侧壁上的第一至第三间隔物315、340和375，并且下接触插塞405的上表面没有由第四间隔物425覆盖而是由第四间隔物425暴露。

金属硅化物图案435可以形成在下接触插塞405的暴露的上表面上。在示例实施例中，可以通过在第一和第二覆盖图案295和410、第四间隔物425和下接触插塞405上形成第二金属层并热处理第二金属层来形成金属硅化物图案435。第二金属层的未反应部分可以被去除。金属硅化物图案435可以包括例如硅化钴、硅化镍、硅化钛等。

参考图27，上接触插塞层450可以形成在第一和第二覆盖图案295和410、第一至第四间隔物315、340、375和425、金属硅化物图案435和下接触插塞405上。

在示例实施例中，上接触插塞层450可以包括金属，例如钨。

参考图28，上接触插塞层450的上部可以通过CMP过程来平坦化。

上接触插塞层450可以被部分蚀刻以形成通孔470。

通孔470可以通过去除上接触插塞层450的上部、第一覆盖图案295的上部以及第一、第三和第四间隔物315、375和425的上部来形成，并且第二间隔物340的上表面可以被暴露。

由于形成了通孔470，所以上接触插塞层450可以转变为上接触插塞455。在示例实施例中，多个上接触插塞455在第一方向和第二方向上彼此间隔，并且在平面图中可以被布置为蜂窝图案。每个上接触插塞455在平面视图中可以具有圆形、椭圆形、多边形等形状。。

顺序堆叠的下接触插塞405、金属硅化物图案435和上接触插塞455可以形成接触插塞结构。

参考图29，由通孔470暴露的第二间隔物340可以被去除以形成连接到通孔470的气隙345。第二间隔物340可以通过例如湿蚀刻过程来去除。

在示例实施例中，不仅第二间隔物340由通孔470直接暴露的部分，而且第二间隔物340平行于水平方向上的部分的部分也可以通过湿蚀刻过程被去除。也就是说，不仅可以去除未被上接触插塞455覆盖的第二间隔物340的部分，而且也可以去除被第二覆盖图案410覆盖的第二间隔物340的部分和被上接触插塞455覆盖的第二间隔物340的部分。

顺序堆叠的第一和第二层间绝缘层480和490可以被形成以填充通孔470。第一和第二层间绝缘层480和490可以顺序堆叠在第二覆盖图案410上。

第一层间绝缘层480可以包括具有差的间隙填充特性的材料，因此通孔470下面的气隙345没有被第一层间绝缘层480填充。气隙345可以被称为空气间隔物345。第一、第三和第四间隔物315、375和425以及空气间隔物345可以形成间隔物结构。第二层间绝缘层490可以包括诸如氮化硅的氮化物。

参照图30和图31，电容器540可以被形成以接触上接触插塞455的上表面。

也就是说，蚀刻停止层500和模层可以顺序形成在上接触插塞455以及第三和第四层间绝缘层480和490上，并且可以被部分蚀刻以形成部分暴露上接触插塞455的上表面的第六开口。

下电极层可以形成在第六开口的侧壁、上接触插塞455的暴露的上表面和模层上。牺牲层(sacrificial layer)可以形成在下电极层上以填充第六开口。牺牲层和下电极层可以被平坦化，直到暴露出模层的上表面为止。牺牲层和模层可以通过例如湿蚀刻过程被去除，并且因此柱状下电极510可以形成在上接触插塞455的暴露的上表面上。可替代地，柱状下电极510可以被形成以填充第六开口。

电介质层520可以被形成在下电极510和蚀刻停止层500的表面上，上电极530可以被形成在电介质层520上，从而可以形成包括下电极510、电介质层520和上电极530的电容器540。

第三层间绝缘层550可以被形成以覆盖电容器540。第三层间绝缘层550可以包括诸如氧化硅的氧化物。形成在第三层间绝缘层550上的上部布线可以被进一步形成，以完成半导体设备的制造。

校正图案的布图错误的方法、制造光掩模的方法、形成图案的方法和使用该方法制造半导体设备的方法可以应用于逻辑设备，诸如中央处理单元(CPU)、微处理器单元(MPU)、应用处理器(AP)等；易失性存储设备，诸如静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等；以及非易失性存储器设备，诸如闪存设备、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、电阻随机存取存储器(RRAM)等。

在实施例中，水平方向可以用相反的第一方向代替，垂直方向可以用相反的第二方向代替，其中第一方向不需要是水平的，第二方向不需要是垂直的。类似地，该实施例中的水平元素可以用第一方向的元素代替，垂直元素可以用第二方向的元素代替。

虽然已经参照本发明的示例实施例示出和描述了本发明的概念，但是本领域普通技术人员将会理解，在不脱离由所附权利要求阐述的本发明概念的精神和范围的情况下，可以对其进行形式和细节上的各种改变。